IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In rel	Patent	Application	of:
--------	--------	-------------	-----

Naoki KUWATA, et al.

Application No.:

Group Art Unit:

Filed: August 18, 2003

Examiner:

For:

TIMING EXTRACTION CIRCUIT FOR USE IN OPTICAL RECEIVER THAT USES....

SUBMISSION OF CERTIFIED COPY OF PRIOR APPLICATION

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant(s) submit(s) herewith a certified copy of the following foreign application:

Patent Application No(s). PCT/JP01/01139

Filed: February 16, 2001

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto.

Respectfully submitted,

STAAS & HALSEY LLP

Date: August 18, 2003

By:

Registration No. 22,010

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

日本国特許庁

JAPAN PATENT OFFICE

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2001年 2月16日

出 願 番 号 Application Number:

PCT/JP01/01139

出 願 人 Applicant (s):

富士通株式会社

桑田 直樹

山本 拓司

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office



特許協力条約に基づく国際出願願書 原本(出願用) - 印刷日時 2001年02月16日 (16.02.2001) 金曜日 16時30分34秒

	原本 (山麓州) 日神日	
0	受理官庁記入欄	- 4 4 0 0
0-1	国際出願番号.	PCT/JP 01/01139
		400001
0-2	国際出願日	1 6.02.01
0-3	(受付印)	1 1 1 Linelian
0-3	(支打印)	PCT Internationa! Application 日本国符節 庁
		日本国符訂匠
0-4	様式-PCT/RO/101 この特許協力条約に基づく国	
	この特計協力条約に基づく国 際出願願書は、	
0-4-1	右記によって作成された。	PCT-EASY Version 2.91
• • •	THE RELEASE OF THE PARTY OF THE	(updated 01.01.2001)
0-5	申立て	·
	山崎 人け この国際出願が特許	
	協力条約に従って処理されるこ	
	1とを請求する。	日本同世歌片 (DO / ID)
0-6	出願人によって指定された受	日本国特許庁(RO/JP)
0-7	理官庁 出願人又は代理人の書類記号	H756-PCT
T T	発明の名称	マー・アンス 東京のインの国演物のロックを用いる方
1	発明の名称	テータ伝送速度の「ノン周波数ノロックを開める」 受信機のタイミング抽出回路及び光送受信機のデュ
		一ティずれ対応回路
II	出願人	
11-1	二般八 この欄に記載した者は	出願人である (applicant only)
11-2	右の指定国についての出願人で	
11-2	ある。	States except US)
II-4ja	名称	富士通株式会社
11-4en	Name	FUJITSU LIMITED
11-5ja	Name	211-8588 日本国
11-5Ja	め(名:	神奈川県 川崎市中原区
		1 上小田山4丁目1番1号
	A 11	11_1 Kamikodanaka 4-chome, Nakanara-ku,
11-5en	Address:	Kawasaki-shi, Kanagawa 211-8588
		Japan
		日本国 JP
11-6	国籍(国名)	日本国
11-7	住所(国名)	

777-1	スの他の山岡トワけ路服実	
111-1	その他の出願人又は発明者 この欄に記載した者は	出願人及び発明者である(applicant and
111-1-1		山嶼人及び先列省である (dpp://odinc dind
111-1-2	右の指定国についての出願人である。	米国のみ (US only)
111-1-4ja	氏名(姓名)	桑田 直樹
	Name (LAST, First)	KUWATA, Naoki
	あて名:	211-8588 日本国
	Address:	神奈川県 川崎市中原区 上小田中4丁目1番1号 富士通株式会社内 C/O FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 Japan
111-1-6	国籍 (国名)	日本国 JP
111-1-7	住所 (国名)	日本国 JP
111-2	その他の出願人又は発明者	
111-2-1	この欄に記載した者は	出願人及び発明者である (applicant and inventor)
111-2-2	右の指定国についての出願人である。	米国のみ (US only)
111-2-4ja	氏名(姓名)	山本 拓司
111-2-4en	Name (LAST, First)	YAMAMOTO, Takuji
111-2 - 5ja	あて名:	211-8588 日本国
111-2-5en 111-2-6	Address: 国籍(国名)	神奈川県 川崎市中原区 上小田中4丁目1番1号 富士通株式会社内 C/O FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 Japan 日本国 JP
111-2-7	住所(国名)	日本国 JP
14-1	代理人又は共通の代表者、通	
	知のあて名 下記の者は国際機関において右 記のごとく出願人のために行動 する。	代理人 (agent)
1V-1-1ja	氏名(姓名)	石田 敬 _
]V-]-len	Name (LAST, First)	ISHIDA, Takashi
IV-1-2ja	あて名:	105-8423 日本国
1V-1-2en	Address:	東京都 港区虎ノ門 三丁目5番1号 虎ノ門37森ビル 青和特許法律事務所 A. AOKI, ISHIDA & ASSOCIATES
	, Audi 655.	Toranomon 37 Mori Bldg., 5-1, Toranomon 3-chome, Minato-ku, Tokyo 105-8423 Japan
1V-1-3	電話番号	03-5470-1900
11-1-4	ファクシミリ番号	03-5470-1911

特許協力条約に基づく国際出願願書

原本 (出願用) - 印刷日時 2001年02月16日 (16.02.2001) 金曜日 16時30分34秒 11-2 その他の代理人 筆頭代理人と同じあて名を有する代理人 (additional agent(s) with same address as first named agent) 鶴田 準一; 土屋 繁; 西山 雅也; 樋口 外治 TSURUTA, Junichi; TSUCHIYA, Shigeru; IV-2-1ja 氏名 1V-2-1en Name(s) NISHIYAMA, Masaya; HIGUCHI, Sotoji 国の指定 V-1 広域特許 (他の種類の保護又は取扱いを 求める場合には括弧内に記載す る。 V-2 国内特許 CA CN GB JP US (他の種類の保護又は取扱いを 求める場合には括弧内に記載す 指定の確認の宣言 V-5 出願人は、上記の指定に加えて、規則4.9(b)の規定に基づき、 、規則4.9(b)の規定に基づめらりの規とで定と認めている。 特許協力条でのもりができるがある。 大学では、2000年では、2000 がなされない指定は、この期間の経過時に、出願人によって取り下げられたものとみなされる とを宣言する V-6 指定の確認から除かれる国 なし (NONE) VΙ 優先権主張 なし (NONE) VII-1 特定された国際調査機関(ISA) 日本国特許庁 (ISA/JP) 用紙の枚数 添付された電子データ VIII 照合欄 V111-1 願書 22 VIII-2 明細書 E-111V 請求の範囲 3 V111-4 要約 1 f j-h756. txt V111-5 図面 33 V111-7 合計 63 添付 添付された電子データ 添付書類 8-111Y 手数料計算用紙 V111-9 別個の記名押印された委任状 1 V111-30 包括委任状の写し VIII-16 フレキシブルディスク PCT-EASYディスク 納付する手数料に相当す る特許印紙を貼付した書 VIII-17 その他 面 V111-18 要約書とともに提示する図の 10 番号 VIII-19 国際出願の使用言語名: 日本語 (Japanese) 1X-1 提出者の記名押印 究回侧

影画建

石田 敬

1X-1-1

氏名(姓名)

ì

記録原本の受理の日

符計與	- 刀条約に基つく国院田願願書 原本(出願用) - 印刷日	時 2001	年02月16日	日(16.02.2001)金曜日 16時30分34秒	1130-FC1	
IX-2	提出者の記名押印	· ·		FRANK	<u> </u>	
1X-2-1	CL 友 (抽) 友 \	##4 m	: <i>tt</i> :			
IX-3	氏名(姓名)	鶴田	<u> 準一</u>			
113	提出者の記名押印					
IX-3-1	氏名(姓名)	土屋	繁			
IX-4	提出者の記名押印					
IX-4-1	氏名(姓名)	西山	雅也	<u> </u>		
IX-5	提出者の記名押印					
1X-5-1	氏名(姓名)	樋口	外治	(中分) (中分) (中分)		
		受	理官庁	記入欄		
10-1	国際出願として提出された書 類の実際の受理の日			160201		
10-2	図面:					
10-2-1	受理された	ļ				
10-2-2	不足図面がある	 				
	国際出願として提出された書類を補完する書類又は図面であってその後期間内に提出されたものの実際の受理の日(訂正日)					
10-4	──特許協力条約第11条(2)に基づ く必要な補完の期間内の受理 の日					
10-5	出願人により特定された国際 調査機関	ISA/	JP			
10-6	調査手数料未払いにつき、国際調査機関に調査用写しを送付していない			·		
国際事務局記入欄						

データ伝送速度の1/2周波数クロックを用いる光受信機のタイミング抽出回路及び光送受信機のデューティずれ対応回路

技術分野

本発明は光送受信機に関し、特に高速光通信システムにおいてデータ伝送速度の1/2周波数クロックを用いる光受信機のタイミング抽出回路及び光送受信機のデューティずれ対応回路に関するものである。

大都市間等を結ぶ幹線系光通信システムは、今後の動画像伝送やデータ伝送など社会の高度情報化に対応すべく、より大容量で且つ超高速なシステムが求められている。光通信システムにおける3R中継器や端局では、光信号受信部において受信した光信号の光一電気信号変換、等化増幅、タイミングクロック抽出、及び信号識別などの処理を行っている。通常、これらの機能は集積回路によって実現されている。近年では、タイミングクロック抽出に関しては、集積化の容易さからPLL(Phase Locked Loop) 技術が用いられている。

背景技術

)

10~40Gb/sというような超高速での長距離光ファイバ伝送システムを早期に実現する場合、現状では光送受信回路を構成するデバイスに十分な高速特性が得られ難いことから、高速動作部の回路規模を必要最小限にして回路全体の動作速度の低減を図る必要がある。最も速い動作速度が要求されるのは伝送速度の信号をそのまま扱う光送受信回路であり、その中でも特にクロック信号に同期

して動作するデバイスが高速特性不足の影響を受け易い。

図 1 は、従来の高速光通信システムの構成例を示したものである。

10Gb/s光伝送システムの例で説明する図1の(a)は、伝送されてきた10Gb/sのデータ信号からその伝送速度と同じ周波数のクロック信号を抽出してデータ信号の識別を行う、いわゆる同一周波数クロック抽出方式を用いた高速光通信システムの構成例を示している。

光送信機10の側では、x:1の多重化部(MUX)11でx多重された10Gビットレート(BR)の信号がD-フリップ/フロップ(D-F/F)15で波形整形された後、ドライバ14を介して光変調器13に入力される。レーザダイオード12からの光信号は光変調器13で前記ドライバからの信号によって変調され、10Gb/sの光変調信号として光ファイバを用いた光伝送路20へ出力される。

一方、光受信機30の側では、光伝送路20から受信した光信号がフォトダイオード31によって光一電気変換され、アンプ32で増幅されてから識別回路34及びタイミング抽出回路33に入力される。タイミング抽出回路33では入力信号から伝送信号と同じ10GHzのクロック信号を抽出する。識別回路34では、前記抽出されたクロック信号を使って受信データ信号をサンプリングし、受信データ信号の論理レベルを識別する。その後は、1:x分離回路(DEMUX)35によって各原信号xに復元される。

伝送速度が上昇した場合について、40Gb/s光伝送システムを例に説明する図1の(b)は、伝送されてきた40Gb/sのデータ信号からその伝送速度の1/2の周波数のクロック信号を抽出してデータ信号の識別を行う、いわゆる1/2周波数クロック抽出

方式を用いた高速光通信システムの構成例を示している。ここでは、前述した図1の(a)との相違個所だけを説明する。

先ず、送信機10側では、波形整形用のD-フリップ/フロップ(D-F/F)15が削除されている。現状では40Gb/s(ビット幅25ps)で正常に動作するクロッキングデバイスの製作が困難な点がその主な理由である。その結果、本例では1/2周波数クロック(BR/2=20GH2)を使用し、クロックの半周期毎に多重化部(MUX)11からx多重された信号をセレクト出力することで40Gb/sのデータ信号を取り出している。そのデータ信号は直接ドライバ14を駆動し、光変調器13から光伝送路20へ40Gb/sのデータ信号が出力される。

次に、光受信機30の側では、受信した40Gb/sのデータ信号からタイミング抽出部36において受信データビットレートの1/2周期クロック信号(BR/2=20GHz)を抽出して出力する。そして、その半周期毎の正転及び反転クロックエッジ信号と2つの識別部37及び38とを使って1クロック周期毎に2ビット(半周期毎に1ビット=40Gb/s)のデータ信号を識別する。識別された2つのデータ信号は後段の2:x分離回路(DEMUX)39によって各原信号xに復元される。

図2には、図1の(a)における同一周波数クロック抽出方式を用いたタイミング抽出部 3 3 及び識別部 3 4 の回路構成例を示している。図4は、図2における各かっこ内の数字に対応する点の動作例を示したタイミングチャートである。図3には、図1の(b)における1/2周波数クロック抽出方式を用いたタイミング抽出部 3 6 及び識別部 3 7 及び 3 8 の回路構成例を示している。図5 は、図3における各かっこ内の数字に対応する点の動作例を示したタイミングチャートである。以降ではそれらの基本動作について簡単に説

明しておく。

)

受信データ信号(1)は、図1の(a)の識別回路34に相当す る 2 段構成の D - フリップ/フロップ 4 1 及び 4 2 に入力され、下 段のPLL(Phase Lock Loop) 回路からのクロック立ち上がりエッ ジ信号によってクロックに同期した信号(3)とその1ビット遅延 信号(4)とが生成される。同様に、受信データ信号(1)は、2 段構成のD-フリップ/フロップ43及び44にも入力される。但 し、ここでは前段のD-フリップ/フロップ43がクロック立ち下 がりエッジ信号によってラッチされ、さらに後段のD-フリップ/ フロップ44がクロック立ち上がりエッジ信号によってラッチされ る。その結果、同期信号(3)より半周期遅れの同期信号(5)と さらにその半周期遅れの同期信号(6)(同期信号(4)と同位相)が生成される。次に、同期信号(4)及び(6)の排他的論理和 (EXOR)の出力信号(8)と、同期信号(3)及び(6)のE XOR出力信号(7)とがそれぞれ求められ、比較回路47による それらの大小比較信号がループフィルタ48を介して電圧制御発振 器 (VCO) 4 9 を制御する。

ここでは、受信データ信号(1)の立ち上り及び立ち下りエッジとクロック信号(2)の立ち下りエッジの位相関係に注目し、どちらのエッジが先に来るかによってEXOR出力信号(7)及び(8)の出力信号が異なることを利用している。図4の(a)に示すように、VCO49からのクロック出力信号(2)の立下りエッジが受信データ信号(1)の切り替わりエッジより遅れている場合(1)に示すように、VCO49からのクロック出力信号(2)の立下りエッジが受信データ信号(1)の切り替わりエッジより進んでいる場合(

位相進み)、同期信号(4)及び(6)の信号は同一となってEXOR出力信号(8)は低レベルとなる。一方、入力信号パターク率が1/2の場合、位相遅れではEXOR出力信号(8)の平均電圧が高レベルの中間値となる。レベルの中間値となる。レベルの中間値となる。レベルの中間値となる。では上力信号(7)の平均電圧が高との形出力信号(7)の平均電圧が高となる。ではアーク信号とののではがイナリ位相比較回路を大小比較回路47からの大小比較信号はアープフィルタ(ローパス9年と較回路47からの大小比較信号はアーロに対するようにといるようにはクロック出力信号(2)の立まのではが常時受信データ信号(1)の切り替わりエッジに位相制御され、前記立下りエッジの前後の2つのエッジ信号識別が行なわれる。

次に、図3及び5の1/2周波数クロック抽出方式の回路動作例について説明する。ここで、VCO50の発振中心周波数は受信データ信号(1)のビットレートの1/2周波数である。受信データ信号(1)は、図1の(b)の識別回路37及び38に相当する2つのDーフリップ/フロップ51及び52に入力され、下段のPLL回路からのクロック立ち下がり/立ち上がりエッジ信号にそぞれ同期した信号(3)及び(4)が生成される。同様に、受信データ信号(1)は、Dーフリップ/フロップ53にも入力されるが、これにはVCO50から出力されるクロック信号がT/2(1/4クロック周期、T=半クロック周期)遅延回路54を介して与えられ、そのクロック立ち上がりエッジ信号に同期した信号(6)が生成される。

これ以降、同期信号 (4) 及び (6) の排他的論理和 (EXOR

) の出力信号(8)と、同期信号(3)及び(6)のEXOR出力 信号(7)とをそれぞれ求め、比較回路47の大小比較信号により ループフィルタ48を介して電圧制御発振器(但し50)を制御す る点は、図2と同様である。図5の(a)に示すように、VCO5 0からの1/4周期遅延クロック信号(5)の立ち上がりエッジが 受信データ信号(1)の切り替わりエッジより遅れている場合、同 期信号(3)及び(6)の信号は互いに3/4クロック周期分同一 となってEXOR出力信号(7)はその間低レベルとなる。反対に 、図 5 の (b) に示すように、VCO5 0 からのクロック信号 (5)の立ち上がりエッジが受信データ信号(1)の切り替わりエッジ より進んでいる場合、同期信号(4)及び(6)の信号が互いに3 / 4 クロック周期分同一となってEXOR出力信号(8)はその間 低レベルとなる。比較回路47からの大小比較信号は前記各位相差 をゼロにするように後段のVCO50を制御する。すなわち、本例 ではクロック信号(5)の立ち上がりエッジが常時受信データ信号 (1)の切り替わりエッジと一致するように位相制御され、前記立 ち上がりエッジの前後の2つのエッジ信号によって信号識別が行な われる。このように、1/2周波数クロック抽出方式は同一周波数 クロック方式とほぼ同様なハードウェア構成で1/2周波数クロッ クが使用できる点で大きな利点を有している。

しかしながら、1/2周波数クロック抽出方式には、クロック信号とデータ信号との位相比較時に従来の同一周波数クロック抽出方式では問題の無かったデータ信号のパターンでも特定の信号パターン「1100」についてはそれが連続して繰返されると位相比較信号が得られなくなるという問題があった。

図6及び7には、問題となる信号パターン「1100」に関して 2通りの位相関係A及びBのタイミングチャート例を示している。 図6の(a)及び(b)はクロック信号の位相遅れと位相進みの場合をそれぞれ示しており、本例ではクロック信号(5)の立ち上がりエッジが受信データ信号(1)の変化点("0"→"1"又は"1"→"0")に対する位相制御範囲内にあるため同期信号(7)及び(8)のレベル平均値に差が生じる(位相関係 A)。従って較によって受信データ信号(1)のり替わりりエッジで(d)によって受信データ信号(1)の切り替わりによりにでいるが、ににの付信号の位相遅れと位相進みの場合をそれぞれ示しているがになり信号の向一レベル遷移点("0"→"0"又は"1"→"1")にあるため、同期信号(7)及び(8)は互いに同一波形となりの間ものレベル平均値も同一である(位相関係 B)。従って、その間は位相検出が不可能となりPLLが同期はずれを起こす場合が生じる

るが必要となるが、1/2クロック抽出方式の場合は図6及び7に示すようにデータ信号の変化を全て位相比較に利用しているわけではなく1つおきにしか利用していない。そのため、図6の位相関係Aの場合には位相検出可能であるが、図7の位相関係Bの場合には位相検出可能であるが、図7の位相関係Bの場合にはクランブルすることが考えられるが、10Gb/sの光伝送システムの例では現に「1100」パターンが1528ビットにわたって使用されており(Bellcoregeneric requirements GR-1377-CORE, "SONET OC-192 Transport System Generic Criteria" に準拠したシステムの場合)、さらに高速なシステムでも同様に「1100」パターンが数1000ビット連続して使用される可能性がある。これに

1/2クロック抽出方式を用いるとPLLの位相偏差が大きくなったり同期はずれを起こす等の上述した問題が生じる。

さらに別の問題として、先に図1の(b)で示した40Gb/sの超高速光通信を行なうようなシステム構成では、光送信機10の最終段にデータ伝送速度でクロッキングするD-F/Fによる波形整形を行なっていない。そのため、図8及び9に示すような問題が生ずる

図8は、2:1多重回路の出力段の回路構成例を示したものである。また、図9には、図8上の各信号波形例及びそれと光受信機側での1/2クロック抽出方式によるクロック及びデータ識別タイミングとの関係を示している。

図8において、20Gb/sのシリアルデータ(DATA1)が
Dーフリップ/フロップ61に、そして20Gb/sのシリアルデータ(DATA2)がDーフリップ/フロップ62へそれぞれ入力
される。本例では図9の(a)に示す20GHzのデューティずれし
たクロック信号の正転クロック信号がDーフリップ/フロップ61
のクロック端子へ入力され、また反転クロック信号がDーフリップ
/フロップ62のクロック端子へ入力される。前記クロック信号は
、さらに前記Dーフリップ/フロップ61、62の各動作遅延時間
を補償する遅延回路(T/4=1/8クロック周期)63を介して
セレクタ64を制御し、セレクタ64は前記2つのDーフリップ/フロップ61、62からの出力のいずれかを半クロック周期毎に切替えて選択出力する。その結果、セレクタ64からは40Gb/sのデューティが出力されるが、図9の(b)に示すようにクロック信号のデューティずれに起因して1ビット置きにデューティのずれたデータ信号が出力される。

光受信機30の側でその受信データを1/2クロック抽出方式を

使ってデータ識別する場合、図9の(c)に示すように中央のPL L位相同期クロック信号の前後に等間隔に位置するデータ識別(サ ンプリング)点の一方のサンプリング余裕が無くなるという問題が あった。そのため一方のデータ識別位相を調整したとしても、1/ 2 クロック抽出方式では位相のロック点が2個所存在するため(デ ューティの"狭"→"広"又は"広"→"狭"の各変化点)、結局 データ識別位相が設定点からずれるという問題を解消することはで きなかった。

発明の開示

)

そこで本発明の目的は、特定の信号パターンについても従来の同一クロック抽出方式と同等の特性を持つ改良された1/2クロック抽出方式を用いる光受信機のタイミング抽出回路を提供することである。

また本発明の目的は、1/2クロック抽出方式を用いる光受信機において、受信データ信号のデューティの広狭を判別することで自動若しくは初期設定により識別位相を制御するデューティずれ対応回路を提供することである。その際、データ信号を識別するクロック信号とその反転クロック信号の識別位相を独立に調整することでより厳密な識別位相設定を実現する。

さらに本発明の目的は、光送信機において、2:1多重回路に用いられるクロック波形のデューティを補償するデューティずれ対応 回路を提供することである。

本発明によれば、ビットレートB(bit/s)のデータ信号とB/2 (Hz)のクロック信号との位相比較を2/B (sec)間隔で行う位相比較回路を含むPLL回路を用いたタイミング抽出回路であって、所定パターンのデータ信号の受信により位相比較回路からの位相比較

情報出力が無くなったことを検出する検出回路と、その検出により同期を保持するためにクロック信号の位相を制御する制御回路と、を有するタイミング抽出回路が提供される。また、ビットレートB(bit/s)のデータ信号とB/2(Hz)のクロック信号との位相比較を2/B(sec)間隔で行う位相比較回路を含むPLL回路を用いたタイミング抽出回路であって、全てのデータ信号の位相比較のためにデータ信号の1周期分(1/B sec)だけ比較位相の異なる2つの位相比較回路を有するタイミング抽出回路が提供される。

また本発明によれば、ビットレートB(bit/s)のデータ信号とB / 2 (Hz)のクロック信号との位相比較を 2 / B (sec)間隔で行う位 相比較回路を含むPLL回路と、前記PLL回路が同期した点前後 の入力データ間のデューティを判定するデューティ判定回路と、前 記判定結果にもとづいて、前記PLL回路が同期した点前後のデー 夕識別位相を制御する制御回路と、で構成する光受信機のデューテ ィずれ対応回路が提供される。また、前記制御回路は、所望のデュ ーティ情報が設定された初期位相設定回路を有し、前記初期位相設 定回路は、初期位相調整時のデューティと前記所望のデューティ情 報とを比較し、所望のデューティ情報と同じ状態で位相同期してい ればその状態を維持し、所望のデューティ情報と異なる状態で位相 同期していれば、前記PLL回路の電圧制御発振器のクロック出力 を反転させる。前記制御回路は、データ信号の1/2周期の位相を 遅延させたクロック信号の位相とクロック信号の位相とを各々独立 に調整することで、データ信号を識別するクロック信号とその反転 クロック信号の識別位相を独立に調整する。

図面の簡単な説明

図1は、従来の高速光通信システムの構成例を示した図である。

- 図2は、同一周波数クロック抽出方式の一例を示した図である。
- 図3は、1/2周波数クロック抽出方式の一例を示した図である

0

- 図4は、図2のタイミングチャートである
- 図5は、図3のタイミングチャートである
- 図6は、位相関係Aのタイミングチャートである。
- 図7は、位相関係Bのタイミングチャートである。
- 図8は、2:1多重回路の出力段の回路構成例を示した図である

0

- 図9は、信号波形例を示した図である。
- 図10は、本発明による第1の実施例を示した図である。
- 図11は、図10の動作原理図である。
- 図12は、第1の実施例の具体的な適用例(1)を示した図である。
 - 図13は、図12のタイミングチャートである。
- 図14は、第1の実施例の具体的な適用例(2)を示した図である。
 - 図15は、図14のタイミングチャートである。
- 図16は、第1の実施例の具体的な適用例(3)を示した図である。
 - 図17は、本発明による第2の実施例を示した図である。
 - 図18は、図17のタイミングチャート(1)である。
 - 図19は、図17のタイミングチャート(2)である。
 - 図20は、図17のタイミングチャート(3)である。
 - 図21は、図17のタイミングチャート(4)である。
 - 図22は、本発明による第3の実施例を示した図である。
 - 図23は、図22のタイミングチャート(1)である。

- 図24は、図22のタイミングチャート(2)である。
- 図25は、第3の実施例の具体的な適用例を示した図である。
- 図26は、図25の信号波形図である。
- 図27は、本発明による第4の実施例を示した図である。
- 図28は、図27のタイミングチャートである。
- 図29は、第4の実施例の具体的な適用例(1)を示した図である。
- 図30は、第4の実施例の具体的な適用例(2)を示した図である。
- 図31は、第4の実施例の具体的な適用例(3)を示した図である。
 - 図32は、図29~31のタイミングチャートである。
 - 図33は、本発明による第5の実施例を示した図である。
- 図34は、第5の実施例の具体的な適用例(1)を示した図である。
- 図35は、第5の実施例の具体的な適用例(2)を示した図である。

発明を実施するための最良の形態

図10は、本発明による第1の実施例を示したものである。また、図11には図10の動作原理を示している。本例では先に説明した位相関係Bになったことを検出して、位相関係Aになるようにクロック信号の位相を制御する。すなわち、クロック信号を反転させることで位相関係Bを位相関係Aに修正する。現在、10Gb/sの光伝送システムで主に使用されているデータ信号パターンでは1100パターンの連続が周期的に繰り返されるが、その繰り返しの1周期のビット数は偶数のため、一旦位相関係AでPLLがロックしてし

まえば、それ以降の周期では位相関係Bは発生しない。

図10において図3と同じものには同一の引用符号を付している 。本例で新たに設けられた1100パターン連続入力対策回路10 1は、EXOR回路45及び46の各同期信号(8)及び(7)の 論理和信号を、 T / 2 遅延回路 5 4 からのクロック信号の反転信号 でラッチするD-フリップ/フロップ104で取りこむ。図11の (a) に示すように1100パターンが連続して入力され、その位 相関係がBとなっている時は、先に説明した図7に(x)印で示す ようにこのタイミングでラッチされる信号はいずれも低レベル信号 となる。その結果、図11の(d)に示すように次段のローパスフ ィルタ105の出力は徐々に低下し、やがて比較器106の基準電 位より低下してT-フリップ/フロップ107の出力を反転させる (図11の(f))。本例で設けられたEXOR回路102はこの 反転信号とクロック信号との排他的論理和により反転クロック信号 を出力する。このクロック信号の反転によって図7の位相関係Bで 動作していたPLL回路は図6の位相関係Aに遷移する。従って、 以降は1100パターンが連続して入力されても正常な同期状態が 維持される。

図12~19までは、本発明の第1の実施例の具体的な適用例を示したものである。

図12では、クロック信号の位相を変化させるため図11ではEXOR回路102を用いていたのに代えて、VCO50に印加する制御電圧を直接制御する加算回路108を使用している。図13を参照して図12の動作を簡単に説明する。図13の(e)に示すように1100パターンが連続して入力されて比較器106の出力が高レベルになると、VCO50の制御端子にループフィルタ出力に加えて加算回路108を介してわずかな一定電圧が加えられる(図

13の(f))。VCO50の発振周波数は制御電圧に比例するため、一定電圧が加えられている間は周波数がわずかに一定周波数だけずれる。VCO50の出力位相は制御電圧の積分値に比例するため、周波数がずれている間は除々に変化する。位相が変化してくると、データ信号と位相比較可能となりOR回路103に高レベルの信号が生じてくる。その結果、図13の(g)及び(h)に示すように比較器106の出力が低レベルになってVCOの発振周波数は元に戻るが、PLLによりクロック信号の位相は180度遷移した位置で安定する。

)

)

図14は、EXOR回路45及び46に入力される信号の位相が ずれていたために生じていた図7の各排他的論理和の出力信号(7)及び (8) の高レベルのパルスを、新たに設けたD-フリップ/ フロップ109及び110で位相を揃えることによって消去し、そ れによって1100パターン連続入力対策回路101のD-フリッ プ/フロップ104を不用としている。この動作を図15のタイミ ングチャートを用いて説明すると、D-フリップ/フロップ 1 0 9 及び110はそれぞれ前段の同期信号(4)及び(6)をクロック 反転信号でラッチするためその出力は同期信号(13)及び(14)となる。従って、図15の(a)の位相遅れの場合は、同期信号 (3)と(14)とが等しくなり、従ってその排他的論理和の出力 信号 (7) は低レベルとなる。一方、図15の(b)の位相進みの 場合は、同期信号(13)と(14)とが等しくなり、従ってその 排他的論理和の出力信号(8)は低レベルとなる。その結果、図7 の(x)印で示す点をサンプリングするために設けられていたD-フリップ/フロップ104は不用となる。また、図16は、図14 のD-フリップ/フロップ109及び110に代えて、遅延回路1 11及び112を設けたものである。従って、その動作タイミング は図15と同様である。

)

図17は、本発明による第2の実施例を示したものである。本例では1/2クロック抽出方式においてもデータ信号の全ての変化を位相比較に利用する。すなわち位相関係A及びBのいずれも検出される。図17では新たにDーフリップ/フロップ121を追加してそれにクロック信号(5)の反転信号を入力することで、図3ではデータ信号の変化を検出していなかった残りの1ビット置きのデータ信号の変化をも検出している。そのため、EXOR回路122及び123を追加し、それらの出力信号(10)及び(11)と従来のEXOR回路45及び46の出力信号(8)及び(9)との論理和信号を得るためのOR回路124及び125も追加されている。本例の動作を図18~21のタイミングチャートを用いて説明する。図18には、クロック信号が遅れている場合を示している。先に説明した図5の場合に加えて、クロック信号(5)の立下りエッジ信号によって同期信号(7)が生成される。

これ以降、同期信号(3)及び(7)のEXOR出力信号(10)と、同期信号(4)及び(7)のEXOR出力信号(11)とがそれぞれ求められる。このEXOR出力信号(10)と(11)との関係も、図5の(a)のEXOR出力信号(8)と(7)(本例では(8)と(9))との関係と同様なレベル差が生じる。従って、それらのOR出力信号(12)及び(13)もまた同様なレベル差を有している。また、図19に示すクロック信号が進んでいる場合もOR出力信号(12)及び(13)には図5の(b)と同様なレベル差を生じる。従って、図17の回路構成で図3と同じ位相制御が可能なことが分かる。図20及び21には図6及び7に対応する位相関係Aと位相関係Bのタイミングチャートをそれぞれ示している。図21から明らかなように本実施例では必ず一方が位相関係

Aとなることがわかる。従って、図20及び21のいずれもOR出力信号(12)及び(13)には位相制御可能なレベル差が生じている。

このように、データ信号のビットレートの1/2の周波数のクロック信号を抽出するPLLを用いたクロック抽出回路において、入力信号パターンの中で1100が連続する場合でも、本発明のクロック抽出回路を用いることにより安定したPLL動作を実現することができる。また1/2クロック抽出回路の採用により、デバイスへの高速特性の要求を緩和することができる。

図22は、本発明の第3の実施例を示したものであり。図23は、図22における各括弧内の記号に対応する点の動作例を示したタイミングチャートである。本実施例では、光受信機30において、受信したデータ信号のデューティの広狭を判別し、自動で受信データの識別位相を制御する。

図22及び27において、引用符号に2xxが付されている各回路ブロックが本例のために新たに付加されたものであり、それ以外は先に説明した図3の1/2クロック抽出方式の回路構成と同様である。以下では、新たに付加された部分を中心にその動作につて説明する。受信データ信号(A)は、2つの識別回路を構成かりロック立ち上がり/立ち下がりエッジ信号にそれぞれに同期ののクロック立ち上がりが生成される。受信データ信号(A)は、ップラーフリップ/フロップ53及び新たに付加されたDーフリップクロップ53及び新たに付加ならのクロック信号は1/4クロック周期の固定遅延を与える遅延回路54と後述とで前記Dーフリップ/フロップ53及び203に与えられ、Dーフ

)

リップ/フロップ 5 3 からは可変位相 φ が加算されたクロック信号 (G) の立ち上がりエッジ信号に同期した信号 (D) が得られ、そして D - フリップ/フロップ 2 0 3 からは可変位相 φ が減算されたクロック信号 (H) の立ち上がりエッジ信号に同期した信号 (I) が得られる。

)

図 2 3 には、比較器 2 0 8 の出力で可変移相器 2 0 1 及び 2 0 2 を制御する以前の状態(ϕ 及び $-\phi$ = 0)におけるタイミングチャート例を示している。従って、P L L が同期している状態ではクロック信号(G)の反転信号であるクロック信号(H)の立下りエッジ信号が受信データ信号(A)の切り替わりエッジと一致する。図 2 3 の (a) は、P L L が受信データ信号(A)のデューティ "狭" → "広"の変化点に同期した場合を示している。この場合、同期信号(B)と(I)との排他的論理和である出力信号(E)の平均

信号レベル(ローパスフィルタ206の出力)が高く、同期信号(C)と(I)との排他的論理和の出力信号(F)の平均信号レベル(ローパスフィルタ207の出力)がそれよりも低くなる。一方、図23の(b)は、PLLが受信データ信号(A)のデューティ"広"→"狭"の変化点に同期した場合を示している。この場合は、図23の(a)とは反対に同期信号(B)と(I)との排他的論理和である出力信号(E)の平均信号レベル(ローパスフィルタ206の出力)が低く、同期信号(C)と(I)との排他的論理和の出力信号(F)の平均信号レベル(ローパスフィルタ207の出力)がそれよりも高くなる。このように、この2つの平均信号レベルの差を次段の比較器208で検出することにより、PLLが受信データ信号(A)のデューティ"狭"→"広"又は"広"→"狭"のいずれの変化点に同期しているかが判断できる。

図24は、図23の(a)に示すデューティ"狭"→"広"の変化点に同期した場合において可変移相器201及び202によるクロック信号(G)及び(H)の本願発明動作の一例を示したものである。(i)の初期状態では図23の(a)と同じくゆ及びーゆ=0であるからクロック信号(G)の反転信号がそのままクロック信号(H)となる。この場合、図23の(a)で述べたように排他的論理和信号(E)の平均信号レベル>排他的論理和信号(F)の平均信号レベルであり、比較器208は(ii)に示すように可変移相器201を制御してデューティ"狭"から位相量のを減少(T/2ーの)させたクロック信号(G')を生成し、反対に可変移相器202を制御してデューティ"広"に位相量のを加算(T/2+の)したクロック信号(H')を生成する。その結果、(iii)に示すようにPLLはクロック信号(G')を再同期するように制御するため、再同期したクロック信号(G')の前後のデータ識別信号

(サンプリング信号) は各々"狭"、"広"データビット幅の中央 側へシフトされる。

このように、デューティ"狭"→"広"又は"広"→"狭"に応じた比較器208の出力信号により、Dーフリップ/フロップ53及び203に入力されるクロック信号(G)及び(H)がそれぞれ逆向きに遷移し、さらにPLLによって前記クロック信号(G)が再同期されることによって、データ識別位相が自動且つ最適制御される。この動作は、比較器208の出力が反転するまで繰り返され、最終的に識別位相はデューティのずれた受信波形の中心に制御される。初期位相のデューティが"広"→"狭"の間に同期した場合も同様である。但し、可変移相器201による位相量Φの加減の関係が上記とは逆になる。

)

)

図25及び26は、図22の第3の実施例の具体的な適用例を示したものである。図25では、図22における2つの可変移相器201及び202に代えて、1つのデューティ調整回路209を使用している。図26には、デューティ調整回路209の一構成例を示しており、ここでは比較器208の出力信号によって単にクロック信号の直流バイアスを可変させている。Dーフリップ/フロップ53及び203の側の入力論理判定閾値は一定であるから直流バイアスを更することでクロック信号のデューティが可変される。図25に示すように単に直流バイアスを可変させたクロック信号はそのままでDーフリップ/フロップ53のクロック信号(G)とDーフリップ/フロップ203の反転クロック信号(H)を逆位相の関係(φと一φ)で変化させる。

図27~33は、本発明の第4の実施例を示したものである。ここで、図27は本発明の第4の実施例の基本構成を、そして図28 は図27における各括弧内の記号に対応する点の動作例を示したタ イミングチャートである。図29以降は、その具体的な適用例を示している。本実施例では、光受信機30において、デューティの広狭を判別して初期位相設定と合致するようにする。

図27に示すように、本実施例の基本構成は図22と同様である 。 すなわち、 D - フリップ/フロップ 2 0 3 、 E X O R 回路 2 0 4 及び205、ローパスフィルタ206及び207、比較器208に より受信データ信号(A)のデューティの広狭を判別する。但し、 本例ではそれにより受信データの識別位相を自動制御することは行 なわず、簡易な措置としてデューティの"広"→"狭"間又は"狭 "→"広"間のいづれかの一方を初期位相とする初期位相設定を行 なう。その初期調整情報を新たに設けた比較器210の基準電位と して与える。それにより、例えば初期位相設定を"広"→"狭"間 とした場合、光受信機30の電源オン等によってPLLが初期位相 設定と同じ"広"→"狭"間にロックすると比較器210の出力は 低レベルを維持し、PLLが初期位相設定と異なる"狭"→"広" 間にロックすると比較器210の出力は高レベルになる。このレベ ル信号はスイッチ211を介してインバータ212を制御し、初期 位相設定と異なる"広"→"狭"間にロックした時にVCO50か らのクロック信号を反転させる。これにより、PLLは初期位相設 定と同じ"広"→"狭"間にロックすることになる。上記動作は位 相同期確立後に1回のみ行われれば良いので、本例ではマニュアル 操作やプログラム制御による操作スイッチ211が設けられ、同期 検 出 後 に 1 度 だ け ス イ ッ チ を O N す る 。 図 2 8 に は 、 初 期 位 相 設 定 を "広" → "狭" 間とした場合であって、図 2 8 の (a) は初期位 相設定とは異なる"狭"→"広"間に初期位相がロックされた場合 を示しており、図28の(b)は比較器210の出力によりインバ ータ212を有効にしてクロック信号を反転させ、その結果初期位

相設定と同じ"広"→"狭"間にロックさせた場合を示している。

図29~31には3通りの初期位相の調整構成例を示している。 いずれも図3の従来構成を基本にしてT/2遅延したクロックの立 ち上がりエッジが常時受信データ信号(A)の切り替わりエッジと 一致する同期を維持した状態で調整を行なう。図29ではデータ信 号を識別するクロック信号とその反転クロック信号の識別位相を独 立且つ厳密に調整できるように移相器213がDーフリップ/フロ ップ52のクロック信号にのみ与えられている。また、D-フリッ プ/フロップ 5 2 及び 5 1 相互間の出力信号 (B) 及び (C) の位 相の調整は別の可変遅延回路54'で行なう。また、図30には先 に図25及び26で説明したと同様のデューティ調整回路214を 使用してデータ信号を識別するクロック信号とその反転クロック信 号との間の識別位相を可変する構成を示している。図31は、D-フリップ/フロップ 5 2 の受信データ信号 (A) の入力側だけに可 変移相器215を設けることで図29と同様な効果を得るための構 成を示している。図32の(a)には図29及び30のタイミング チャート例を、そして図32(b)には図31のタイミングチャー ト例をそれぞれ示している。これらの初期調整と図27の第4の実 施例との組合せにより、簡便に受信データ信号のデューティの"広 "→"狭"間又は"狭"→"広"に対処することができる。

)

図33は、本発明の第5の実施例を示したものである。ここでは、光送信機10の側に、先に説明した図8の2:1多重回路にクロック波形のデューティを補償するデューティ補償回路221又は22を設けている。これにより、送信波形自体の1ビット置きのデューティずれをなくすことができる。図34及び39にはデューティ補償回路221又は222の具体的な回路構成例を示している。図34では簡易なRC平均値検出回路224で送信データ信号の平

均値を検出することにより直流バイアスを可変し、それによって送信波形のデューティを補償する。また、図35では簡易なバンドパスフィルタ226と直流カットの容量結合227を用いてクロック信号のデューティを補償する。

以上述べたように、本発明によれば、本発明のクロック抽出回路を用いることにより、デバイスの高速特性の改善を必要とせずに、より高速な光受信回路を早期に実現することができる。また本発明によれば光送信機にデータ伝送速度のクロックによる波形整形を行わない構成において発生する1ビット置きのデューティのずれに伴う識別位相ずれによる誤り率劣化を抑圧することができる。

)

1. ビットレートB(bit/s)のデータ信号とB/2(Hz)のクロック信号との位相比較を2/B(sec)間隔で行う位相比較回路を含むPLL回路を用いたタイミング抽出回路であって、前記タイミング抽出回路は、

所定パターンのデータ信号の受信により位相比較回路からの位相 比較情報出力が無くなったことを検出する検出回路と、

その検出により同期を保持するためにクロック信号の位相を制御する制御回路と、を有することを特徴とするタイミング抽出回路。

2. 前記制御回路は、クロック信号を反転することにより、クロック信号の位相を制御する請求項1記載の回路。

)

- 3. 前記制御回路は、VCOを制御することによりクロック信号の位相を制御する請求項1記載の回路。
- 4. ビットレートB(bit/s)のデータ信号とB/2(H2)のクロック信号との位相比較を2/B(sec)間隔で行う位相比較回路を含むPLL回路を用いたタイミング抽出回路であって、全てのデータ信号の位相比較のためにデータ信号の1周期分(1/B sec)だけ比較位相の異なる2つの位相比較回路を有すること、を特徴とするタイミング抽出回路。
- 5. ビットレート B (bit/s) のデータ信号と B / 2 (Hz)のクロック信号との位相比較を 2 / B (sec)間隔で行う位相比較回路を含む P L L 回路と、

前記PLL回路が同期した点前後の入力データ間のデューティを 判定するデューティ判定回路と、

前記判定結果にもとづいて、前記PLL回路が同期した点前後の データ識別位相を制御する制御回路と、 で構成することを特徴とする光受信機のデューティずれ対応回路。

6. 前記制御回路は、初期位相調整時のデューティ情報が設定された初期位相設定回路を有し、

前記初期位相設定回路は、初期位相調整時のデューティ情報と前記デューティ判定回路の出力とを比較し、初期位相調整時のデューティ情報と同じ状態で位相同期していればその状態を維持し、初期位相調整時のデューティ情報と異なる状態で位相同期していれば、前記PLL回路の電圧制御発振器のクロック出力を反転させる、請求項5記載の回路。

7. 前記PLL回路は、入力データをデータ伝送速度の1/2周波数のクロック信号とその反転クロック信号を用いて1ビット置きに識別し、データ信号の1/2周期分の位相を遅延させたクロック信号により識別したデータと前記クロック信号と反転クロック信号で識別したデータとのそれぞれ排他的論理和の平均値を比較した結果に応じて位相同期し、

前記デューティ判定回路は、前記データ信号の1/2周期の位相を遅延させたクロック信号の反転クロック信号で識別したデータと前記クロック信号と反転クロック信号で識別したデータとのそれぞれ排他的論理和の平均値を比較した結果により、前記PLL回路が同期した点前後の入力データ間のデューティ"狭"→"広"又は"広"→"狭"を判定し、

前記制御回路は、前記判定結果にもとづいて、データ信号の1/ 2周期の位相を遅延させたクロック信号とその反転クロック信号の 位相とをそれぞれ逆方向に制御する、請求項5記載の回路。


8. データ信号の 1 / 2 周期の位相を遅延させたクロック信号の位相とクロック信号の位相とを各々独立に調整することで、データ信号を識別するクロック信号とその反転クロック信号の識別位相を

独立に調整する、請求項7記載の回路。

光送受信機に関し、特にデータ伝送速度の1/2周波数クロックを用いる光受信機の改良されたタイミング抽出回路及び光送受信機のデューティずれ対応回路を提供する。タイミング抽出回路は、ビットレートB(bit/s)のデータ信号とB/2(H2)のクロック信号との位相比較を2/B(sec)間隔で行う位相比較回路を含むPLL回路を用い、所定パターンのデータ信号の受信により位相比較回路からの位相比較情報出力が無くなったことを検出する検出回路と、その検出により同期を保持するためにクロック信号の位相を制御する制御回路と、を有する。さらに、デューティずれ対応回路は、PLL回路が同期した点前後の入力データ間のデューティの判定結果にもとづいて前後のデータ識別位相を制御する。


)

2 6



)

 $\frac{1}{33}$



)




Fig. 4




Fig.5




Fig.6




Fig.7




Fig.8





Fig.9









Fig.11







Fig.13



,







Fig.15






}



99 9P+SP \9P+7P **45** \9p+7p/ 99 **4**2 \\SP+7P\ \\Sp+7P\ 44+d5 \d2+65\ \d3+d5\ 7 P トサクロック信号の位相が遅れている場合 **q**2 \7P+EP\ 7 P. \/7P+EP\ 7P+EP \42+d4\ /d2+d4/ **q**3 **7**P Fig. 18 ф Xd2+d3X \\d2+d3\ d2 + d3/d1+d3 /d1+d3 **q**5 Q3 **q**2 \\zp+42\ \\d+42\ (d0+d1) or (d1+d2) d1+d2 /d0+d2 /d0+d2 £ d2 \\(\mu\+0\p\\ 7 d0+d1 9 ₽ (10) (3)(12) (13) (1) (3) (7) (8) 6) (2) (2) (9) (7

ď

)



,

Fig.20





Fig. 21








Fig. 23









Fig. 26










Fig.28











}








Fig.34




Fig. 35

